快猫社区-app下載_Page3444

您好,歡迎來到惠州市快猫社区有限公司官網

English | 簡體中文

如何解決多層PCB設計時的EMI問題

2017/4/27 14:46:22

解決EMI問題的辦法很多,現代的EMI抑製方法包括:利用EMI抑製塗層、選用合適的EMI抑製零配件和EMI仿真設計等。本文從最基本的PCB布板出發,討論PCB分層堆疊在控製EMI輻射中的作用和設計技巧。


  電源匯流排


  在IC的電源引腳附近合理地安置適當容量的電容,可使IC輸出電壓的跳變來得更快。然而,問題並非到此為止。由於電容呈有限頻率響應的特性,這使得電容無法 在全頻帶上生成幹淨地驅動IC輸出所需要的諧波功率。除此之外,電源匯流排上形成的瞬態電壓在去耦路徑的電感兩端會形成電壓降,這些瞬態電壓就是主要的共 模EMI幹擾源。快猫社区應該怎麽解決這些問題?


  就快猫社区電路板上的IC而言,IC周圍的電源層可以看成是優良的高頻電容器,它可以收集為幹淨輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外,優良的電源層的電感要小,從而電感所合成的瞬態信號也小,進而降低共模EMI。


  當然,電源層到IC電源引腳的連線必須盡可能短,因為數位信號的上升沿越來越快,最好是直接連到IC電源引腳所在的焊盤上,這要另外討論。


  為了控製共模EMI,電源層要有助於去耦和具有足夠低的電感,這個電源層必須是一個設計相當好的電源層的配對。有人可能會問,好到什麽程度才算好?問題的答 案取決於電源的分層、層間的材料以及工作頻率(即IC上升時間的函數)。通常,電源分層的間距是6mil,夾層是FR4材料,則每平方英寸電源層的等效電 容約為75pF。顯然,層間距越小電容越大。


  上升時間為100到300ps的器件並不多,但是按照目前IC的發展速度,上升 時間在100到300ps範圍的器件將占有很高的比例。對於100到300ps上升時間的電路,3mil層間距對大多數應用將不再適用。那時,有必要采用 層間距小於1mil的分層技術,並用介電常數很高的材料代替FR4介電材料。現在,陶瓷和加陶塑料可以滿足100到300ps上升時間電路的設計要求。


  盡管未來可能會采用新材料和新方法,但對於今天常見的1到3ns上升時間電路、3到6mil層間距和FR4介電材料,通常足夠處理高端諧波並使瞬態信號足夠低,就是說,共模EMI可以降得很低。本文給出的PCB分層堆疊設計實例將假定層間距為3到6mil。


  電磁屏蔽


  從信號走線來看,好的分層策略應該是把所有的信號走線放在一層或若幹層,這些層緊挨著電源層或接地層。對於電源,好的分層策略應該是電源層與接地層相鄰,且電源層與接地層的距離盡可能小,這就是快猫社区所講的“分層"策略。


  PCB堆疊


  什麽樣的堆疊策略有助於屏蔽和抑製EMI?以下分層堆疊方案假定電源電流在單一層上流動,單電壓或多電壓分布在同一層的不同部份。多電源層的情形稍後討論。


  4層板


  4層板設計存在若幹潛在問題。首先,傳統的厚度為62mil的四層板,即使信號層在外層,電源和接地層在內層,電源層與接地層的間距仍然過大。


  如果成本要求是第一位的,可以考慮以下兩種傳統4層板的替代方案。這兩個方案都能改善EMI抑製的性能,但隻適用於板上元件密度足夠低和元件周圍有足夠麵積(放置所要求的電源覆銅層)的場合。


  第一種為首選方案,PCB的外層均為地層,中間兩層均為信號/電源層。信號層上的電源用寬線走線,這可使電源電流的路徑阻抗低,且信號微帶路徑的阻抗也低。從EMI控製的角度看,這是現有的最佳4層PCB結構。第二種方案的外層走電源和地,中間兩層走信號。該方案相對傳統4層板來說,改進要小一些,層間阻抗和傳統的4層板一樣欠佳。


  如果要控製走線阻抗,上述堆疊方案都要非常小心地將走線布置在電源和接地鋪銅島的下邊。另外,電源或地層上的鋪銅島之間應盡可能地互連在一起,以確保DC和低頻的連接性。


       6層板


  如果4層板上的元件密度比較大,則最好采用6層板。但是,6層板設計中某些疊層方案對電磁場的屏蔽作用不夠好,對電源匯流排瞬態信號的降低作用甚微。下麵討論兩個實例。


  第一例將電源和地分別放在第2和第5層,由於電源覆銅阻抗高,對控製共模EMI輻射非常不利。不過,從信號的阻抗控製觀點來看,這一方法卻是非常正確的。


  第二例將電源和地分別放在第3和第4層,這一設計解決了電源覆銅阻抗問題,由於第1層和第6層的電磁屏蔽性能差,差模EMI增加了。如果兩個外層上的信號線 數量最少,走線長度很短(短於信號最高諧波波長的1/20),則這種設計可以解決差模EMI問題。將外層上的無元件和無走線區域鋪銅填充並將覆銅區接地 (每1/20波長為間隔),則對差模EMI的抑製特別好。如前所述,要將鋪銅區與內部接地層多點相聯。


  通用高性能6層板設計 一般將第1和第6層布為地層,第3和第4層走電源和地。由於在電源層和接地層之間是兩層居中的雙微帶信號線層,因而EMI抑製能力是優異的。該設計的缺點 在於走線層隻有兩層。前麵介紹過,如果外層走線短且在無走線區域鋪銅,則用傳統的6層板也可以實現相同的堆疊。


  另一種6層板布局為信號、地、信號、電源、地、信號,這可實現高級信號完整性設計所需要的環境。信號層與接地層相鄰,電源層和接地層配對。顯然,不足之處是層的堆疊不平衡。


  這通常會給加工製造帶來麻煩。解決問題的辦法是將第3層所有的空白區域填銅,填銅後如果第3層的覆銅密度接近於電源層或接地層,這塊板可以不嚴格地算作是結 構平衡的電路板。填銅區必須接電源或接地。連接過孔之間的距離仍然是1/20波長,不見得處處都要連接,但理想情況下應該連接。


  10層板


  由於多層板之間的絕緣隔離層非常薄,所以10或12層的電路板層與層之間的阻抗非常低,隻要分層和堆疊不出問題,完全可望得到優異的信號完整性。要按62mil厚度加工製造12層板,困難比較多,能夠加工12層板的製造商也不多。


  由於信號層和回路層之間總是隔有絕緣層,在10層板設計中分配中間6層來走信號線的方案並非最佳。另外,讓信號層與回路層相鄰很重要,即板布局為信號、地、信號、信號、電源、地、信號、信號、地、信號。


  這一設計為信號電流及其回路電流提供了良好的通路。恰當的布線策略是,第1層沿X方向走線,第3層沿Y方向走線,第4層沿X方向走線,以此類推。直觀地看走 線,第1層1和第3層是一對分層組合,第4層和第7層是一對分層組合,第8層和第10層是最後一對分層組合。當需要改變走線方向時,第1層上的信號線應藉 由”過孔"到第3層以後再改變方向。實際上,也許並不總能這樣做,但作為設計概念還是要盡量遵守。


  同樣,當信號的走線方向變化時,應該藉由過孔從第8層和第10層或從第4層到第7層。這樣布線可確保信號的前向通路和回路之間的耦合最緊。例如,如果信號在第1層上走線,回路在第2層且隻在第2層上走線,那麽第1層上的信號即使是藉由“過孔”轉到了第3層上,其回路仍在第2層,從而保持低電感、大電容的特性以及良好的電磁屏蔽性能。


  如果實際走線不是這樣,怎麽辦?比如第1層上的信號線經由過孔到第10層,這時回路信號隻好從第9層尋找接地平麵,回路電流要找到最近的接地過孔(如電阻或電容等元件的接地引腳)。如果碰巧附近存在這樣的過孔,則真的走運。假如沒有這樣近的過孔可用,電感就會變大,電容要減小,EMI一定會增加。


  當信號線必須經由過孔離開現在的一對布線層到其他布線層時,應就近在過孔旁放置接地過孔,這樣可以使回路信號順利返回恰當的接地層。對於第4層和第7層分層組合,信號回路將從電源層或接地層(即第5層或第6層)返回,因為電源層和接地層之間的電容耦合良好,信號容易傳輸。


  多電源層的設計


  如果同一電壓源的兩個電源層需要輸出大電流,則電路板應布成兩組電源層和接地層。在這種情況下,每對電源層和接地層之間都放置了絕緣層。這樣就得到快猫社区期望 的等分電流的兩對阻抗相等的電源匯流排。如果電源層的堆疊造成阻抗不相等,則分流就不均勻,瞬態電壓將大得多,並且EMI會急劇增加。


  如果電路板上存在多個數值不同的電源電壓,則相應地需要多個電源層,要牢記為不同的電源創建各自配對的電源層和接地層。在上述兩種情況下,確定配對電源層和接地層在電路板的位置時,切記製造商對平衡結構的要求。


  總結


  鑒於大多數工程師設計的電路板是厚度62mil、不帶盲孔或埋孔的傳統印製電路板,本文關於電路板分層和堆疊的討論都局限於此。厚度差別太大的電路板,本文推薦的分層方案可能不理想。此外,帶盲孔或埋孔的電路板的加工製程不同,本文的分層方法也不適用。


  電路板設計中厚度、過孔製程和電路板的層數不是解決問題的關鍵,優良的分層堆疊是保證電源匯流排的旁路和去耦、使電源層或接地層上的瞬態電壓最小並將信號和 電源的電磁場屏蔽起來的關鍵。理想情況下,信號走線層與其回路接地層之間應該有一個絕緣隔離層,配對的層間距(或一對以上)應該越小越好。根據這些基本概 念和原則,才能設計出總能達到設計要求的電路板。現在,IC的上升時間已經很短並將更短,本文討論的技術對解決EMI屏蔽問題是必不可少的。


友情鏈接:
pcb下單係統
商城係統
一品堂
版權所有 © 2016-2017 惠州市快猫社区有限公司粵公網安備 44132202100147號 粵ICP備17111938號-1